[논문 Review] 온도에 따른 FinFET, GAAFET 특성 변화

온도에 따른 FinFET, GAAFET 특성 변화에 대해 포스팅해보겠습니다. 제가 참고한 논문은 아래와 같습니다.

Comparison of Temperature Dependent Carrier Transport in FinFET and Gate-All-Around Nanowire FET

1. Introduction

MOSFET을 대신하여 최근 FinFET이 CMOS에서 계속 적용되어왔지만, 반도체가 더욱 미세화될수록 DIBL, Vt Roll-Off, 기생 저항의 문제가 발생하고 있습니다. 이러한 문제를 해결하기 위해 Gate 제어력이 더 높은 GAAFET가 도입되고 있습니다. GAAFET 도입을 통해 Gate 제어력을 높여서 Short Channel Effect을 줄여 더 공격적으로 공정 미세화할 수 있습니다. 하지만 Gate-All-Around 공정 난이도가 높은 점이 아직 걸림돌로 작용하고 있습니다.
또한 동작 온도에 따른 성능 변화를 줄이고 제어하는 것이 중요합니다. 밴드갭, 캐리어 밀도, 이동도, 속도 포화, 임계전압, 누설 전류 등의 전기적 특성들이 온도에 의존하게 됩니다. 따라서 높은 온도에서 성능 저하를 유발할 수 있고 온도에 따른 소자 특성 변화를 이해하는 것이 중요해지고 있습니다.

 
논문에서는 High-k, Replace metal gate(RMG) 공정을 적용한 GAA NW-FET, FinFET을 비교하였습니다. GAA NW FET은 기본적으로 SiGe/Si/SiGe/Si Epitaxy을 형성하고 후속에 SiGe을 제거하는 공정을 통해 Channel을 형성하게 됩니다.

그림 1. FinFET, GAAFET TEM Image, Process Flow

2. 온도에 따른 소자 특성 변화

온도에 따라 소자 특성을 비교하기 전에 특성 곡선을 먼저 살펴보겠습니다. 크게 3가지 특징을 볼 수 있습니다.
 
① 온도가 증가에 따라 Threshold Voltage(Vt)가 감소
② 온도가 증가에 따라 Drain Current(Ids) 감소
③ 온도가 증가에 따라 Drain conductance(Gm) 감소

그림 2. 온도에 따른 특성 곡선 비교

 
3가지를 더 이해하기 쉽게 정리하면, 온도가 증가면서 Vt는 더 작아지지만 Ids는 증가하게 됩니다. 일반적으로 Drain Current는 Vt가 작아질수록 커지는 경향이 있지만 해당 경향과 반대인 것을 알 수 있습니다. Gm은 Gate에 인가된 전압에 따른 Drain Current의 변화인데 Gm이 작아졌다는 의미는 "Gate에 전압을 높여도(Overdrive) Current가 잘 증가하지 않다는다" 라고 이해할 수 있습니다. 해당 현상은 FinFET, GAAFET 모두 동일하며 원인에 대해 뒤에서 자세히 설명하겠습니다.

(1) Threshold Voltage(Vt)

그림 3. 온도에 따른 Vt 변화

 
온도에 따라 GAAFET과 FinFET은 -0.44mV/°C 만큼 Vt가 변하게 됩니다. 즉, 온도가 증가할수록 Vt는 감소하게 됩니다. 변하는 원인으로는 온도에 따라 Fermi Potential이 변하기 때문입니다. 쉽게 설명하면 온도가 올라갈수록 전자가 Condunction Band로 올라가면서 Intrinsic Carrier가 증가하게 되고 전체 캐리어 중 도핑에 의한 Carrier가 차지하는 비중이 감소합니다. 따라서 온도가 증가할수록 도핑 농도가 감소하는 것와 유사한 효과가 발생하기 때문에 Fermi Potential이 감소합니다.

* 수식을 통한 해석이 필요하시다면 댓글 부탁드립니다.

 

그림 4. Fermi Potential, Surface Potential

 
Fermi Potential 변화에 따라 Vt도 변화하게 됩니다. 이전 Body Effect 포스팅에서도 언급하였듯이, Vt는 아래와 같이 3가지 항목으로 구성되어 있습니다.

① Depletion Charge 형성을 위한 Oxide에 걸리는 Voltage
② Inversion되기 위한 Gate에서 만들어내는 Surface Potentional
③ Flat Band Voltage
 
Fermi Potential에 의해 Vt가 가장 크게 영향 받는 인자는 ① Depletion Charge ② Surface Potential 입니다. 온도가 증가하여 Fermi Level이 감소하는 것을 도핑 농도가 감소한다라는 개념으로 이해해보면, Depletion Charge가 감소하게 됩니다. 또한 Inversion되기 위한 Surface Potential도 감소하기 때문에 Vt는 감소하게 됩니다.
 
논문에서 추가로 Planer vs FinFET을 비교하였는데 FinFET 대비 Planer에서 온도에 따른 Vt 변화가 크다 라고 언급하였습니다 (FinFET: -0.44mV/°C, Planer: -0.7mV/°C). 해당 원인으로 "FinFET은 Channel이 얇기 때문에 Channel이 Fully Depletion되어서 Fermi Potential이 변화하여도 Depletion Charge의 큰 변화가 없다" 라고 설명하고 있습니다. 즉, FinFET은 Fully Depletion되어 ① Depletion Charge 변화가 없기 때문에 Planer 대비 열적 안정성이 높습니다.
 
번외로 "FinFET이 Depletion Cap이 작다"라고 하는 이유도 Channel이 Fully Depletion되기 때문입니다. Depletion Cap은 Si 유전율에 의해 추가적인 Depletion Cap을 만들어내는 능력입니다. Depletion Cap이 매우 작아질 때까지 Depletion 영역은 확장되고 Cap이 너무 작아서 추가적인 Depletion을 만들어내지 못할 때 전압을 Vt라고 합니다.
Planer에서는 Vt 전압이 가해지기 전까지 Depletion 영역이 계속 확장됩니다. 즉, Depletion Cap에 의해 계속적으로 Depletion이 만들어지게 됩니다. 하지만 FinFET은 Fin이기 때문에 Depletion될 수 있는 영역이 작고 Fin이 모두 Depletion되고나면 추가적인 Depletion 영역을 만들 수 없습니다. 즉, 유효 Depletion Cap이 매우 작기 때문에 Depletion 영역이 만들어지지 못한다고 이해할 수 있습니다.
 

(2) Subthreshold swing(SS)

그림 5. 온도에 따른 SS 변화

 
Subthreshold swing(SS)은 On/Off 특성을 나타내는 인자 입니다. 온도가 증가함에 따라 일정한 기울기(0.24mV/dec/°C) 로 SS가 증가하게 됩니다. SS는 아래와 같이 근사할 수 있는데 온도에 대해 1차식임을 확인할 수 있습니다. 또한 앞서 얘기했듯이 온도가 변해도 FinFET과 GAAFET은 Fully Depletion되어 있어 Depletion Cap은 일정한 상수로 취급할 수 있습니다. 따라서 온도에 대해서 일정한 기울기로 변화하게 됩니다.

 

(3) Mobility
 

Mobility는 Coulomb, Phonon, Surface roughness(SR) 등으로 분류할 수 있습니다. 각 항목의 특징을 나열하면 아래와 같습니다. 부가설명을 하면 Coulumb Scattering은 낮은 전계에서 더 영향이 큽니다. 그 이유는 낮은 전계에서는 Ninv (Carrier density)가 적어서 영향을 많이 받고 높은 전계에서는 screening 효과로 영향이 줄어들게 됩니다. 

• Coulomb Scattering
  • 산화막/채널 계면에 존재하는 불순물 도핑 이온이나 산화막 내 전하에 의한 산란
  • 낮은 전계에서는 계면 전하의 영향이 커져 이동도가 감소함
• Phonon Scattering
  • 반도체 내부의 격자 진동(phonon)에 의한 산란
  • 온도가 상승할수록 phonon 수가 증가하여 이동도는 감소
  • 전계에 의한 영향은 상대적으로 작음
• SR (Surface Roughness) Scattering
  • 채널과 산화막 계면의 표면 거칠기에 의한 산란
  • 온도에 따른 이동도 변화는 미미함
  • 높은 전계(강한 Gate Voltage)에서는 채널 전자가 계면에 더 가까이 몰려 SR 산란이 두드러지므로 이동도 감소

이 중 GAAFET과 FinFET의 구조적인 차이로 인해 차이날 수 있는 부분은 SR Scattering 입니다. SR Scattering 효과가 크면 강한 전계(높은 Gate Voltage)에서 Mobility가 감소하게 됩니다. 실제로 Ninv이 적을 때, 즉 ① 약한 전계에서는 FinFET, GAAFET 모두 동일한 온도의존성을 보이게 됩니다. Phonon Scattering이 우세하여 온도 의존성을 가지게 됩니다. 하지만 Ninv가 많을 때, 즉 ② 높은 전계에서 FinFET은 온도 의존성이 감소하게 됩니다. 이 의미는 SR Scattering 효과가 커 Phonon Scattering에 의한 온도 의존성이 감소한다고 해석할 수 있습니다.
 
또한 ③ Ninv 증가에 따라 FinFET의 Mobility가 급격하게 감소하게 됩니다. 위에서 나열한 ①, ②, ③에 근거하여 GAAFET 대비 FinFET에서 SR Scattering 효과가 더 크다라고 얘기할 수 있습니다. 해당 원인으로는 "GAAFET의 Channel은 둥근모양으로 만들어지기 때문에 Surface Roughness가 더 좋다" 라고 논문에서 이야기 하고 있습니다.

그림 6. Vg, 온도에 따른 Mobility 변화

---

결론 및 의견

① 온도가 증가함에 따라 Fermi Potential이 감소하고 Depletion Charge가 감소하면서 Vt가 감소합니다. 하지만 Planer 소자 대비 FinFET 소자는 이미 Fully Depletion되어 있어 Depletion Charge 감소효과가 적고, 그에 따라 온도에 따른 Vt 영향이  작습니다.
② 온도가 증가함에 따라 Subthreshold swing(SS)이 증가하고 Phonon Scattering에 의한 Mobility 저하에 의해 Drain Current와 Drain conductance(Gm)이 감소합니다. 높은 전계에서는 GAAFET 대비 FinFET의 SR Scattering 효과가 더 크기 떄문에 상대적으로 Mobility 저하가 큽니다.
 

온도에 따른 변화가 크기 때문에 설계 시에 이러한 부분들을 고려하여야 합니다. 문헌에서는 소자 관점에서 얘기했지만 Metal 저항도 온도에 따라 변화합니다. 온도가 높아질수록 TCR (Temperature Coefficient of Resistance)에 비례하여 저항은 증가합니다.

그림 7. 온도에 따른 저항 변화