이번 포스팅은 CMOS 소비 전력에는 어떤 것이 있는지와 각 항목의 특징에 대해 얘기하겠습니다. 논문으로 나와있는 내용은 아니고 "Handbook of Thin Film Deposition (3rd Edition), 2012" 에서 아래 Chapter를 참고하였습니다.
Dynamic power dissipation which charges and discharges capacitative loads
Foundry 기업에서 새로운 제품, 발전된 Tech를 발표할 때 항상 같이 나오는 그래프가 있습니다. 바로 Power와 속도의 상관관계 입니다. 아래는 최근 TSMC N3E 대비 N2 node의 Power 개선을 보여주는 그래프 입니다. 이번 포스팅을 통해 왜 Foundry 기업이 아래 그래프를 통해 제품의 개선 여부를 보여주는지 이해하면 좋을 것 같습니다.
1. CMOS 전력 소모 Type
CMOS의 전력 소모는 크게 3가지로 나눌 수 있습니다. ① Dynamic Power ② Short-circuit ③ Static Power 3가지의 전력소모가 발생합니다. 각 항목에 대해서는 뒤에서 자세히 설명하겠습니다.
① Dynamic Power ② Short-circuit는 Signal이 바뀔 때, 즉 Switching할 때 발생하는 전력소모 입니다.
③ Static Power는 Switching 이외에도 계속해서 발생하는 전력소모 입니다.
(1) Dynamic Power
Dynamic Power는 Signal이 들어왔을 때 충방전(Charge, Discharge) 할 때 소모되는 전력입니다. 충방전을 위해 Switching 시에 전류가 흐르게 되고 전력소모가 발생하게 됩니다. 즉, 충방전을 자주할수록, 공급 전압(Vdd)가 높을수록 전력소모가 커지게 됩니다.
- [충전] Input Signal이 감소하면 PMOS가 켜지고 NMOS가 꺼지게 되면서 공급 전압(Supply Voltage)가 Cap으로 연결되면서 충전됩니다.
- [방전] Input Signal이 증가하면 PMOS가 꺼지고 NMOS가 켜지게 되면서 충전된 Cap이 Ground랑 연결되게 되고 방전됩니다.
즉, 주파수를 증가할수록 소비 전력은 증가하고, 동작 전압(Vdd)가 감소할수록 소비 전력은 감소합니다. 따라서 Device 크기를 감소시키면 동작 전압 감소, 주파수 증가시키면서 성능은 증가, 소비전력은 개선할 수 있습니다. 하지만 주파수의 증가만큼 동작 전압이 감소하지 못한다면 소비 전력은 오히려 증가하게 됩니다.
(2) Short-circuit Power
Short-circuit Power는 NMOS, PMOS가 동시에 켜졌을 때 Vdd에서 Ground로 흐르는 전류에 의한 소비 전력입니다. Input Signal은 Rising, Falling Time이라는 것이 존재합니다. 즉, Switching 시에 N, PMOS가 동시에 켜지는 구간이 발생하고 그 때 Vdd에서 Ground로 전류가 흐르 수 있는 path가 만들어 집니다.
(3) Static Power
이상적으로 CMOS 회로에서는 Static Power는 0이 되어야 합니다. 하지만 문턱 전압 이하에서도 다양한 원인의 Leakage Current로 인해 Static Power는 0이 되지 않습니다. 과거에는 Leakage Current가 작았기 때문에 무시할만한 수준이였지만, 최근에는 소자의 Vt가 감소하면서 Leakage Current가 증가하였고 Dynamic Power 대비 Static Power의 비중이 높아졌습니다.
Leakage Current는 Transistor의 다양한 부분에서 발생됩니다. 가장 대표적으로는 Subthreshold Leakage가 있습니다. 문턱 전압 이하에서도 전류가 흐르게 되며 Vt가 작아질수록 지수함수적으로 증가하는 경향이 있습니다. 따라서 저전력 소자에서는 이를 제어하는 것이 중요합니다.
이외에도 Gate Oxide Tunneling, Punchthrough, PN Junction Leakage, GIDL 등 다양한 Leakage 원인이 존재합니다. 이들은 주로 높은 전기장에 의해 발생하는 Leakage로 저전력 소자에서는 무시할 수 있는 수준입니다. 이번 포스팅에서는 간단히 소개하고 후속 포스팅에서 자세히 다루도록 하겠습니다.
- Subthreshold Leakage : Vt 이하에서 Weak inversion되어 있고 Diffusion Current에 의해 발생하는 누설젼류
- Gate Oxide Tunneling : 높은 전기장에 의해 Gate Oxide를 뚫고 발생하는 누설전류
- GIDL : Gate-induced drain leakage 약자로 S/D Overlap에서 높은 전기장에 의해 발생하는 누설전류
- Punchthrough : Source와 Drain의 공핍층이 만나 발생하는 누설전류
- PN Junction Leakage : PN Junction 발생하여 Minor Carrier에 의한 누설전류
결론 및 의견
이 글의 처음에 던진 질문인 "Foundry 기업이 Speed vs. Power를 통해 제품의 개선 여부를 보여주는지"에 대한 답을 하자면 Power와 Speed는 Trade-off 관계이기 때문입니다. 이러한 Trade-off 관계에서 ①동일한 전력을 사용하였을 때 속도가 높거나, ②동일한 속도에서 전력소모가 적은지가 설계에서 핵심입니다.
Speed vs. Power는 AC 특성입니다. 하지만 AC 특성은 제품의 설계와도 밀접한 연관성이 있기 때문에 공정 자체의 개선을 보기 위해서는 Ion vs. Ioff 라는 DC 특성을 비교하기도 합니다. Ion이 Speed와 대응되며, Ioff가 Power와 대응됩니다. 실제 공정, 소자 엔지니어들은 DC 특성을 통해 제품을 개선하고 관리하고 있습니다.
최근 저전력 소자에 대한 관심이 높습니다. 저전력 소자를 위해 동작 전압(Vdd)를 줄이고, Vt를 감소시켜 성능은 유지하고 있습니다. 하지만 그러면서 Static Power 소모가 증가하게 되었고 그 대안으로 Samsung, TSMC, Intel에서 GAA (Gate-All-Around) 소자 개발 및 양산을 하고 있습니다. 이 글의 처음에 있는 그림에서 TSMC GAA 공정이 적용된 2nm가 3nm 대비 전력 소모에서 높은 개선(~35%)을 보인 이유입니다.
'논문 Review > 설계' 카테고리의 다른 글
| [논문 Review] PDN 개선을 위한 On-Chip Decoupling Capacitor (0) | 2025.03.30 |
|---|---|
| [논문 Review] 아날로그 회로에서의 Deep N Well (0) | 2025.01.27 |
