전체 글
- [논문 Review] Vt variation(mismatch)에 따른 Parametric 불량 2025.04.05 2
- IDDQ Testing 및 판정 기준 2025.04.01
- PDN 개선을 위한 On-Chip Decoupling Capacitor 2025.03.30
- 온도에 따른 FinFET, GAAFET 특성 변화 2025.03.10
- TSV Defect 종류 및 형성 메커니즘 - Background 2025.03.02
- [논문 Review] CMOS 소비 전력 구분 및 특징 2025.02.23
- Gate Cut Last 공정 및 Gate extension scaling 효과 2025.02.16
- Design For Test (DFT) Scan Fault 유형 2025.01.31
- Gate-All-Around (GAA) 구조에서의 Body Effect 및 SS 특성 2025.01.30
- 아날로그 회로에서의 Deep N Well 2025.01.27
- [논문 Review] Gate to S/D Overlap Capacitance 영향 2024.11.24
- Single, Double Diffusion Break(SDB, DDB) 공정의 FinFET 소자에서의 기술 발전 2024.11.17
- SiGe Channel 및 Stress에 따른 PMOS 소자 특성 변화 2024.11.03
- Parasitic Capacitance 종류 및 형성 과정 2024.10.06
- [논문 Review] PBTI/NBTI에 따른 SRAM Vmin (최소 동작 전압) 변화 2024.09.30 1
- [논문 Review] FinFET Fin Scaling에 따른 소자 특성 변화 2024.09.29
- Logic 3nm 이하 CMOS 공정 기술 2024.09.22 1