[논문 Review] TSMC BEOL SA-LELE 공정

이번 포스팅에서는 SA-LELE (Self-Aligned LELE) 공정에 대해 정리해보겠습니다. 해당 내용 관련하여 TSMC의 특허(US 10,256,096 B2) 이외에도 아래의 논문을 참고하였습니다.

Design for Manufacturing With Emerging
Nanolithography

---

1. Introduction - SADP 및 LELE 공정 도입 배경

점점 Metal Line의 Pitch와 CD가 작아지고 있습니다. 만약 특정 광원을 사용하여 작은 CD 및 Pitch를 직접 구현하려 한다면, Metal Line이 제대로 형성되지 않거나, Metal Line끼리 붙어버리는 Metal Bridge 불량이 발생할 수 있습니다.
따라서 작은 CD 및 Pitch를 구현하기 위해서는, 더 높은 Resolution을 갖는 짧은 파장의 광원이 필수적입니다. 이에 따라 KrF에서 ArF로, 다시 ArF Immersion으로 발전해왔으며, 최근에는 EUV가 도입되고 있습니다.
하지만 EUV 장비는 대당 가격이 약 2,000억 원 이상으로 매우 고가이며, 특히 중국의 경우 수출 규제로 인해 도입이 불가능합니다. 이러한 한계를 극복하기 위해, SADP(Self-Aligned Double Patterning) 및 LELE(Litho-Etch-Litho-Etch) 공정이 적용되고 있습니다.

그림 1. Metal Bridge Defect

2. SADP (Self-Aligned Double Patterning), LELE (Litho-Etch-Litho-Etch) 공정

SADP는 Self-Aligned Double Patterning의 약자로, Spacer Deposition을 통해 작은 Pitch와 CD를 구현하는 것이 특징입니다. Process Flow는 아래 그림과 같이 진행됩니다. ① 먼저 Mandrel이라는 구조를 포토 공정(Photo Lithography)으로 정의합니다. ② 이후 Mandrel 주위에 Spacer라는 물질을 증착(Deposition)합니다. 이때 Spacer의 두께가 얇으면 얇을수록 더 작은 CD 및 Pitch를 구현할 수 있습니다. Spacer는 후속 Etch 공정에서 Hardmask 역할을 수행하며, Etch에 충분히 견딜 수 있어야 하므로 선택비(Etch selectivity)가 매우 중요합니다. 주로 Al, Ti, Ta 계열의 Nitride를 적용하고 있습니다. ③ 이후 Spacer를 Hardmask 삼아 Etch하여 최종적으로 패턴을 구현합니다.

그림 2. SADP Process Flow

 

LELE 공정은 패터닝을 한 번에 하지 않고 두 번에 나눠서 진행하는 방식입니다. 이 공정의 장점은 더 작은 파장의 광원을 사용하지 않고도 작은 Pitch를 구현할 수 있다는 점입니다. 하지만 광원 자체는 그대로이기 때문에 최소 CD(minimum CD)를 줄일 수는 없으며, 단지 Pitch를 분할하여 더 촘촘한 라인 간격을 얻는 효과만 있습니다. 또한 공정에 사용되는 Mask 수가 증가한다는 단점도 존재합니다.

그림 3. LELE Process Flow

3. SA-LELE (Self-Aligned LELE)

앞서 설명드린 LELE 공정은 작은 Pitch를 구현할 수 있는 장점이 있지만 치명적인 단점도 있습니다. 바로 Overlay 문제입니다. 먼저 Mask0로 패터닝을 형성하고 Mask1으로 추가 패터닝을 형성한다고 했을 때, Mask0와 Mask1 간의 Overlay가 매우 중요합니다. 만약 Overlay가 한쪽으로 치우치면 Mask0와 Mask1 패턴 간 Short가 발생하면서 불량이 생길 수 있습니다. 따라서 LELE 공정을 적용할 때는 두 Mask 간 Overlay 관리가 필수적입니다.

그림 4. LELE Overlay Shift

 

이를 SADP 공정을 통해 개선할 수 있습니다. SADP 공정은 단단한 Spacer를 통해 패턴 간 Overlay가 자연스럽게 맞춰지도록 유도합니다. 아래는 LELE와 SA-LELE를 비교한 내용입니다. LELE는 실제 Layout을 두 번에 나눠서 패터닝한다면, SADP는 먼저 Spacer를 형성한 뒤 마지막에 원하는 Layout이 나오도록 패터닝을 형성하게 됩니다. 따라서 같은 Layout을 형성한다고 해도 Mask 구성 방식은 전혀 다르게 됩니다.

그림 5. LELE와 SADP 비교

 

따라서 SADP 공정과 LELE 공정을 함께 활용하면 작은 Pitch와 CD를 구현할 수 있으면서도 Overlay 문제까지 동시에 개선할 수 있습니다. 이를 SA-LELE 공정이라고 부르고 있으며, 주로 BEOL 공정 중 Metal Line을 형성하기 위해 사용됩니다. TSMC의 SA-LELE 특허를 정리해보면 아래와 같습니다(US 10,256,096 B2, TSMC). 먼저 Spacer를 형성하고 원하는 부분을 패터닝하는 SADP 공정이 진행됩니다(①, ②). 일반적인 SADP와 다른 점은 Cut Mask(③)가 추가된다는 점입니다. ②에서 한 번에 패터닝하기에는 Pitch가 작기 때문에 Cut Mask를 추가한 SA-LELE 공정을 도입한 것으로 예상됩니다.

그림 6. TSMC SA-LELE 특허

---

결론 및 의견

TSMC는 10nm대 공정에서는 LELE를 통해 Metal Line을 형성하다가 7nm와 5nm 공정에서 실제로 SA-LELE를 적용한 것으로 파악됩니다. 이를 통해 각각 40nm와 28nm의 최소 Pitch를 구현할 수 있었습니다. 하지만 최근에는 EUV를 도입하고 있습니다. 그 이유는 결국 비용과 수율을 개선하기 위함입니다. SADP 및 LELE 공정은 훨씬 더 많은 Step의 공정을 진행하게 되는데, 아래의 수율 예측 모델에서 간단히 다루었듯이 공정이 추가될수록 N factor가 커지면서 수율은 감소하게 됩니다. 쉽게 말해 공정 단계가 많아질수록 Defect이 발생할 확률이 증가합니다. 아래 기사에서도 볼 수 있듯이 SMIC는 제재로 인해 DUV를 활용한 SDAP 공정으로 CD 및 Pitch를 줄이고 있어, 5nm 공정에서 TSMC 대비 가격은 비싸고 수율은 더 낮은 것으로 예측되고 있습니다.

[논문 Review] 수율(Yield) 예측 모델

 

또한 SADP도 공정상 매우 치명적인 단점이 있습니다. 바로 Pitch Walking입니다. SADP 공정 중 Mandrel의 CD가 커지거나 작아지면 자연스럽게 Non-Mandrel 영역의 CD는 작아지거나 커지게 됩니다. 이를 Pitch Walking이라고 합니다. 만약 Pitch Walking이 발생하면 Gate의 CD가 Mandrel 영역은 커지고 Non-Mandrel 영역은 작아져 특성 차이가 발생할 수 있습니다. 따라서 SADP 공정에서는 Mandrel 영역의 CD를 정밀하게 제어해야 합니다.

그림 7. SADP Pitch Walking