[논문 Review] Gate Oxide TDDB 매커니즘 및 신뢰성 평가

High-k/Metal Gate의 도입을 통해 EOT(등가 산화막 두께)를 1nm 이하로 줄이면서도 게이트 누설 전류를 효과적으로 감소시킬 수 있었습니다. 그러나 지속적인 소자 스케일링이 요구되면서 다양한 신뢰성 문제가 발생하고 있습니다. 여기서 ‘신뢰성’이란 소자가 오랜 시간 동안 안정적으로 동작할 수 있는지를 의미하며, 대표적인 신뢰성 이슈로는 NBTI(Negative Bias Temperature Instability), TDDB(Time-Dependent Dielectric Breakdown) 등이 있습니다. 이번에는 다양한 신뢰성 항목 중 "Gate Oxide TDDB"에 대해 정리해보겠습니다. 제가 참고한 논문은 아래와 같습니다.

TDDB characteristic and breakdown mechanism of ultra-thin SiO2/HfO2 bilayer gate dielectrics

---

1. Gate Oxide TDDB(Time-Dependent Dielectric Breakdown)

TDDB(Time-Dependent Dielectric Breakdown)는 일정한 전압 하에서 게이트 산화막(Gate Oxide)이 얼마나 오랜 시간 동안 견딜 수 있는지를 평가하는 신뢰성 항목입니다. 특히, nMOSFET에서 pMOSFET보다 더 큰 게이트 터널링 전류가 발생하는 경향이 있습니다. nMOSFET에서 Barrier 높이가 상대적으로 낮아, 전자가 기판에서 유전체층을 더욱 쉽게 터널링할 수 있기 때문입니다.  

2. Gate Oxide TDDB 매커니즘

High-k 유전체는 기본적으로 Trap(결함 상태)이 많이 존재하는 물질입니다. 이러한 Trap들은 게이트 절연막의 Breakdown(절연 파괴)을 가속화하는 주요 원인으로 작용합니다. Breakdown은 일반적으로 아래의 세 가지 단계로 구분됩니다.

1. Soft Breakdown (SBD) : 초기 단계로, 새로운 Trap이 형성되면서 게이트 전류가 점진적으로 증가하는 구간입니다. 이 시기에는 대부분의 전류가 Gate Direct Tunneling에 의해 발생합니다.
2. Progressive Breakdown (PBD) : Trap 내부에서 전하(Charge)의 Trap/Detrap 현상이 반복되며 전류가 불규칙하게 요동치는 단계입니다. Trap이 전하를 잡으면 전류가 흐를 수 있는 통로가 일시적으로 막히고, Detrap이 일어나면 다시 전류가 흐르게 됩니다. 이 시점부터는 Trap-Assisted Tunneling (TAT)이 주요 전류 경로로 작용하게 됩니다.
3. Hard Breakdown (HBD) : Trap의 밀도가 임계값에 도달하면서 절연막에 급격한 손상이 발생하고, 본격적인 Breakdown이 일어나는 단계입니다.

그림 1. Oxide Breakdown 매커니즘

 

이를 쉽게 도로로 비유하면, 초기에는 국도(Gate Direct Tunneling)만 이용 가능하기 때문에, 고속도로(Trap-Assisted Tunneling)가 공사 중이라 하더라도 전체 전류(통행량)에는 큰 영향을 미치지 않습니다. 그러나 시간이 지나면서 Trap이 점차 형성되고, 고속도로가 일부 개통되기 시작하면, 점점 더 많은 전류가 그 경로를 이용하게 됩니다. 이 단계에서는 고속도로에 약간의 공사 및 정체 (Trap/Detrap 동작)만 생겨도 전체 전류가 민감하게 요동치게 됩니다. 결국 고속도로가 충분히 확장되면, 전류는 급격히 증가하게 되며 이는 Hard Breakdown으로 이어질 수 있습니다.

3. Gate Oxide TDDB 신뢰성 기준

TDDB(Time-Dependent Dielectric Breakdown)를 측정할 때에는 명확한 기준이 필요합니다. 해당 논문에서는 아래의 조건으로 실험을 진행하였으며, 이러한 기준은 제품의 특성이나 사용 환경에 따라 달라질 수 있습니다. 일반적으로는 제품의 사용 전압보다 10~20% 높은 전압에서 TDDB 평가를 수행하는 것이 통상적입니다. 예를 들어, 사용 전압이 1.0V인 제품이라면 1.2V에서 TDDB 테스트를 진행하게 됩니다.

• 전압 : 2.2 / 2.3 / 2.4 / 2.5V
• 온도 : 25℃
• Breakdown 기준 : 초기 전류보다 10배 이상 높아졌을 때, Gate 전류 Ig(t)>10*Ig(0)

하지만 이 논문에서는 다양한 전압에서 TDDB를 측정하였는데, 이는 가속 모델(Acceleration Model)을 적용하기 위한 목적입니다. 실제 사용 전압 수준에서 평가를 진행하면 너무 오랜 시간이 소요되기 때문에, 더 높은 전압에서 먼저 데이터를 측정하고, 가속모델을 통해 사용 전압에서의 신뢰성 수명을 예측하는 방식입니다. 예를 들어, 1.2V에서 평가하고자 하지만 시간이 너무 오래 걸리는 경우, 1.6V나 2.0V와 같이 더 높은 전압에서 실험을 수행한 후, 가속 모델을 통해 1.2V 조건에서 TDDB 기준을 만족하는지를 판단할 수 있습니다. 이러한 방식은 평가 시간을 단축시키면서도 실제 동작 조건에서의 신뢰성 확보 여부를 판단할 수 있는 효율적인 방법입니다. 해당 부분은 뒤에 자세히 얘기하겠습니다.

그림 2. TDDB Weibull 분포

 

동일한 전압 조건에서 여러 번의 실험을 진행한 후, 해당 결과를 위와 같이 Weibull 분포로 변환하여 분석할 수 있습니다. Weibull 분포는 크게 두 가지 주요 매개변수로 구성됩니다.

• 형상(Shape) 모수 : 그래프의 기울기 및 형태를 결정하는 값으로, 흔히 k 값으로 표현됩니다. k 값이 작을수록 사용 초기에 고장이 발생한다는 것을 의미합니다. 일반적으로 0<k<1 사이로 작을 때, 고장이 사용 초기에 발생한다고 해석하며, 클수록 고장이 늦게 발생하며 분포 곡선이 오른쪽으로 이동하게 됩니다.
• 척도(Scale) 모수 : 데이터의 63.2 백분위수를 의미하며, TDDB 특성을 대표하는 기준 값으로 활용됩니다. 예를 들어, “해당 소자의 TDDB 특성에서 63.2%가 고장나는 시점은 000이다”라고 설명할 수 있습니다.

이러한 분석을 통해 해당 제품의 TDDB 특성을 보다 정량적으로 파악할 수 있습니다. 논문에서 실험을 통해 얻은 형상 모수는 0.87로 나타났으며, 이는 상대적으로 초기 고장 확률이 높은 분포를 의미합니다. 이러한 초기 고장의 주요 원인은 High-k 유전체 내에 자연적으로 존재하는 Trap(결함)으로 논문에서 얘기하고 있습니다. 즉, "이미 형성된 Trap으로 인해 초기 단계에서 쉽게 고장이 발생한다"고 해석할 수 있습니다.

그림 3. Weibull 분포 형상 모수, 척도 모수

4. 가속 모델

앞서 말했듯이 평가 시간을 줄이기 위해 높은 전압, 높은 온도로 평가합니다. 따라서 평가 이후 실제 기준 전압으로 변환하는 과정이 필요합니다. 이때 변환하는 모델을 가속 모델이라고 합니다. 가속 모델은 E, 1/E, Power-Law model 등 다양하게 있습니다. 가속모델은 TDDB가 발생하는 매커니즘에 따라 다르게 적용합니다. 해당 논문에서는 보수적인 수명계산을 위해 E-model을 적용하였고, 1.6V, 25℃ 조건 하에서 10년을 보장한다는 결과를 얻었습니다.

그림 4. 가속 모델을 통한 동작 전압에서의 수명 계산

그림 5. 가속 모델 종류

---

결론 및 의견

정리하자면, 신뢰성 평가에서는 일반적으로 동작 조건보다 높은 전압에서 테스트를 진행한 후, 실제 조건으로 변환해 수명을 예측합니다. 예를 들어, 동작 전압이 1.0V인 제품의 경우 “1.2V 조건에서 하위 0.1% 수명이 최소 10년 이상”이라는 기준을 설정할 수 있습니다. 여기서 하위 0.1% 수명이라는 것은, 전체 제품 중 가장 취약한 소수의 소자까지도 10년을 버틸 수 있어야 한다는 의미입니다.

평가 과정은 다음과 같습니다. ①우선 2.5V와 같은 고전압 조건에서 가속 시험을 진행하고, 고장 시점을 수집합니다. 이후 ② Weibull 분포를 적용해 하위 0.1%의 수명을 계산합니다. 이렇게 얻은 데이터를 바탕으로, ③전압 가속 모델(E-model, 1/E-model, 혹은 경험적 power-law 모델 등)을 사용하여 실제 동작 조건인 1.2V로 환산합니다.

이렇게 비교한 두 제품 중, 제품 1의 경우 1.2V 기준에서 예측 수명이 9년으로 나타났습니다. 기준은 10년이기 때문에, 제품 1은 Fail로 판정됩니다. 이러한 평가 방식은 제품의 내구성을 수치화하고, 설계와 공정의 안정성을 확보하는 데 핵심적인 역할을 합니다.

그림 6. 신뢰성 평가 과정

 

제품 1은 TDDB(Time-Dependent Dielectric Breakdown) 테스트를 통과하지 못했기 때문에, 공정을 개선시켜 TDDB를 통과해야만 제품 판매가 가능합니다. 이와 같은 경우, 공정 개선을 위한 가장 간단한 방법 중 하나는 High-k Oxide의 두께를 증가시키는 것입니다. Gate Oxide의 TDDB 특성과 두께는 매우 밀접한 관계를 가지고 있습니다. 실제로 논문에서는 “HfO₂에서는 0.98nm마다 1개의 트랩(trap)이 존재할 경우 breakdown이 발생한다”라고 명시하고 있습니다. 이는 곧, 유전체의 두께가 증가할수록 트랩이 연속적으로 연결되어 전류가 흐를 수 있는 경로(percolation path)가 형성되기 어려워지고, 그만큼 breakdown이 지연된다는 의미입니다. 따라서 유전체 두께를 증가시키는 것만으로도 TDDB 수명을 효과적으로 늘릴 수 있으며, 제품의 신뢰성 확보에 유리한 방향으로 작용합니다. 하지만 Gate Oxide 두께가 증가하면 Vt Slow, Idsat 감소 등 소자 특성이 변하기 때문에 해당 부분을 꼭 확인해야 합니다.