GAA 구조에서의 Inner Spacer 도입 배경과 공정 Risk

금일은 GAA(Gate-All-Around) 구조에서의 Inner Spacer의 도입과 역할에 대해 정리해보겠습니다. Spacer는 원래 MOSFET 시절부터 사용되어 온 오래된 Scheme입니다. 하지만 GAA 구조에서는 트랜지스터의 3차원적 구조 변화에 따라, 기존 Spacer 개념이 Inner Spacer 형태로 발전했습니다. 이번 포스팅에서는 이러한 Inner Spacer의 필요성, 구조적 특징, 그리고 기존의 FinFET(MOSFET) Spacer와의 차이점에 대해 다뤄보겠습니다. TechInsights "Porter Seo" 박사님이 정리한 Report 및 TSMC 특허(US 20210083091A)를 참고하였습니다.

 

① VLSI Symposium 2025 – Samsung Foundry Reveals Inner Spacer Structure in 2nm MBCFET

1. Spacer의 역할

절연물질인 Spacer는 LDD를 형성하기 위해 활용되기 시작했습니다. LDD 형성을 통해 Hot Carrier Injection(HCI) 문제를 개선할 수 있었습니다. 하지만 Transistor의 크기가 줄어들면서 인가하는 전압(Vdd)가 감소하게 되고 자연스럽게 HCI에 대한 문제가 개선되었습니다. 해당 내용에 대해 궁금하신 분들은 SK하이닉스 뉴스룸을 참고 부탁드립니다.

(https://news.skhynix.co.kr/spacer/)

 

HCI 문제가 개선되었음에도 Spacer는 계속 사용되고 있습니다. Spacer를 통해 Source/Drain 공정을 최적화할 수 있기 때문입니다. Source/Drain과 Gate 사이 거리가 너무 가까우면 Leakage와 Para.Cap이 증가하고, 거리가 너무 멀면 Channel Resistance가 증가합니다. 따라서 Spacer의 두께를 조절함으로써 Source/Drain과 Gate 사이 거리(Proximity)를 최적화할 수 있으며, 아래 공정 모식도와 같이 구현됩니다.

그림 1. Spacer를 활용한 Proximity 조절

2. GAA 구조에서의 Inner Spacer 도입 배경

GAA 구조에서도 Leakage와 Para.Cap을 개선하기 위해 Spacer가 필요합니다. 하지만 MOSFET이나 FinFET 소자처럼 Spacer를 단순히 Deposition 공정으로 구현하는 것은 어려워졌습니다. 그 이유는 Gate가 형성되는 영역이 SiGe로 채워져 있기 때문입니다. GAA의 핵심은 Si/SiGe가 반복적으로 쌓인 Layer가 RMG 공정에서 SiGe가 선택적으로 제거되고 Metal Gate가 채워지는 구조입니다. 이러한 구조적 한계로 인해 단순히 Depo 공정을 통한 Spacer 형성은 불가능합니다. (해당 내용은 GAA 공정에 대한 이해가 필요합니다)

그림 2. GAA 구조에서의 Spacer 공정의 어려움

 

따라서 Spacer를 형성하기 위해 기존과 다른 Inner Spacer라는 구조가 도입되었습니다. Inner Spacer는 Source/Drain 공정 전에 SiGe의 일부를 Etch한 후, 그 공간에 Spacer를 채우는 방식으로 형성됩니다. 이 때문에 공정명도 Inner Spacer라고 불립니다. 이렇게 하면 Spacer가 Gate가 형성되는 SiGe 영역에만 정확히 채워질 수 있습니다.

그림 3. Inner Spacer Process Flow

3. Inner Spacer 관련 TSMC 특허 - 공정 관점의 Risk

GAA 구조에서 Inner Spacer의 중요성이 커지면서, TSMC 역시 관련된 특허를 보유하고 있습니다. 해당 특허에서는 Inner Spacer, 특히 Low-k 소재를 적용할 경우, Device 특성이 개선된다고 언급되어있습니다.

그림 4. Inner Spacer 적용에 따른 Device 특성 개선

 

하지만 공정 관점으로 Inner Spacer 구현이 어려운 이유에 대해 2가지가 기술되어 있습니다. 우선 Spacer로 SiO₂ 막질을 적용할 경우, Si 및 SiGe의 산화가 우려된다고 기술되어 있습니다. 특히 SiGe가 산화되면 이후 진행되는 SiGe 제거 공정에서 완벽히 제거되지 않아, Residue나 Defect로 이어질 가능성이 있습니다. 반면 SiN 막질을 사용할 경우에는 Etch 선택비가 낮다는 문제가 있습니다. 이로 인해 Spacer만 선택적으로 제거하기 어렵고, 주변 다른 막질에 Damage를 주기 쉽다는 한계가 존재합니다.

그림 5. Inner Spacer 막질 종류에 따른 공정적 어려움

---

결론 및 의견

Inner Spacer는 공정적인 어려움이 있지만, Device 성능(Leakage, Para.Cap 감소) 개선을 위해 필수적인 공정입니다. 현재 GAA를 양산하고 있는 Samsung Foundry의 사례를 살펴보겠습니다.

그림 6. Samsung Foundry Roadmap

 

현재 GAA 공정으로 양산된 제품은 3nm(SF3) 갤럭시 워치7 Exynos W1000, 갤럭시 Z플립7 Exynos 2500입니다. 하지만 해당 제품들에는 Inner Spacer가 적용되지 않은 것으로 분석되었습니다(@Techinsight). 이는 위에서 말했듯이 공정적인 어려움이 있기 때문으로 추정됩니다. 하지만 최근 VLSI Symposium에서 발표한 논문에서 Inner Spacer가 적용된 GAA 구조의 TEM 이미지를 확인할 수 있었습니다. 따라서 내년(2026년)에 양산될 2nm(SF2) 제품에서 Inner Spacer가 적용된 GAA를 볼 수 있을 것으로 기대됩니다.

그림 7. VLSI Symposium Inner Spacer TEM 이미지